

(11) Publication number:

04147347 *F*

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: **02271807**

(51) Intl. Cl.: G06F 11/16 G06F 15/16

(22) Application date: 09.10.90

(30) Priority:

(43) Date of application

publication:

20.05.92

(84) Designated contracting

states:

(71) Applicant: NEC COMMUN SYST LTD

(72) Inventor: HAMADA TAKAHIRO

(74) Representative:

(54) PROCESSOR FAILURE RECOVERY CONTROL METHOD

(57) Abstract:


PURPOSE: To execute failure recovery processing efficiently and appropriately when a processor failure occurs in a slave processor by controlling the processor failure recovery processing using the value of a parallel execution counter.


CONSTITUTION: Master processor 1, when a failure occurs in a slave processor 2, compares a parallel execution counter 11 with a parallel execution allowable number 16 obtained by looking up a parallel execution control table 13 using a CPU activity ratio information 12 calculated by a CPU activity ratio function 31. As a result of the comparison, if the value of the parallel execution counter 11 is within the parallel execution allowable number 16, the master processor 1 starts failure recovery processing 7 onto a slave

http://www.delphion.com/cgi-bin/viewpat.cmd/JP04147347A2

processor 2 through a processor bus 5. When the value of parallel execution counter 11 exceeds the parallel execution allowable number 16, the master processor waits unit the processor failure recovery processing 7 starts. After the recovery processing starts, the master processor sends an inter-instruction signal sending timing 21 to the slave processor.

COPYRIGHT: (C)1992, JPO& Japio





⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-147347

®Int.Cl.⁵

識別記号

庁内整理番号

④公開 平成4年(1992)5月20日

G 06 F 11/16 15/16 3 1 0 B 4 7 0 U 9072-5B 9190-5L

審査請求 未請求 請求項の数 1 (全5頁)

69発明の名称

プロセツサ障害復旧制御方式

②特 願 平2-271807

②出 願 平2(1990)10月9日

@発明者 浜田

隆 宏

東京都港区三田1丁目4番28号 日本電気通信システム株

式会社内

⑪出 願 人 日本電気通信システム

東京都港区三田1丁目4番28号

株式会社

個代 理 人 弁理士 内 原 晋

明細書

発明の名称

プロセッサ障害復旧制御方式

特許請求の範囲

 までの時間を測定する時間測定関数と、該時間測定関数により測定した時間を格納する応答時間情報と、該応答時間情報によって索引される該はタプロセッサから該スレーブプロセッサへの指示信号間送信タイミングを格納する送信タイミング制御表と、任意のタイミング遅延を取るタイミング関数とを有し、

前記スレーブプロセッサにプロセッサ障客が発生した場合に、前記並列実行カウンタが前記 CPU使用率情報によって索引される前記並列実 行制御表中の当該並列実行許容数以内の時には、 該スレーブプロセッサへのプロセッサ障害復旧処理を開始し、前記並列実行許容数を超過した時 は、前記プロセッサ障害復旧処理の開始を待ち合 わせ、

当該プロセッサ障害復旧処理の開始後は、該プロセッサ障害復旧処理における該マスタプロセッサから当該スレーブプロセッサへの指示信号送信時に、前記応答時間情報によって索引される前記送信タイミング制御表中の当該指示信号間送信夕

- 2 -

イミングを前記タイミング関数によりタイミング 遅延を取った後に送信することを特徴とするプロセッサ障害復旧制御方式。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、電子交換機やデータ通信システムなどマスタプロセッサと複数のスレーブプロセッサとをプロセッサバスにより接続したマルチプロセッサシステムで、一度稼働状態に入ったらサービスを中断することが許されないようなシステムにおけるプロセッサ障害復旧制御方式に関する。 「従来の技術」

従来、この種のマルチプロセッサシステムにおけるプロセッサ障害復旧制御方式では、障害となった複数のスレーブプロセッサに対し一定数のプロセッサ障害復旧処理を無条件に並列実行したり、プロセッサ障害復旧処理におけるマスタブロセッサからスレーブプロセッサへの一連の指示信号送信時に常に一定のタイミング遅延を取るよう

-3-

プロセッサ障害復旧処理を効率良く適切に制御することができるプロセッサ障害復旧制御方式を提供することにある。

(課題を解決するための手段)

本発明のプロセッサ障害復旧制御方式は、主記 憶装置を備えたマスタプロセッサと複数のスレー ブプロセッサとをプロセッサバスにより接続した マルチプロセッサシステムにおけるプロセッサ障 客復旧制御方式において、該主記憶装置の中に、 プロセッサ障害復旧処理の並列実行中個数を示 す並列実行カウンタと、該マスタプロセッサの CPU使用率を定期的に算出するCPU使用率関 数と、該CPU使用率関数が算出したCPU使用 率を格納するCPU使用率情報と、該CPU使用 率情報によって索引されるプロセッサ障害復旧処 理の並列実行許容数を格納する並列実行制御表 と、前記マスタプロセッサより前記スレーブプロ セッサへの指示信号送信時から該スレーブプロセ ッサより該マスタプロセッサへの応答信号受信時 までの時間を測定する時間測定関数と、該時間測

になっていた。

(発明が解決しようとする課題)

本発明の目的は、スレーブプローセッサのプロセッサ障害発生時のシステム負荷状況の高低に拘わらず、システム動作へ悪影響を与えずに、当該

-4 -

定関数により測定した時間を格納する応答時間情報と、該応答時間情報によって索引される該マスタプロセッサから該スレーブプロセッサへの指示信号間送信タイミングを格納する送信タイミング制御表と、任意のタイミング遅延を取るタイミング関数とを有し、

前記スレーブプロセッサにプロセッサ障害が発生した場合に、前記並列実行カウンタが前記 CPU使用率情報によって索引される前記並列実 行制御表中の当該並列実行許容数以内の時には、 該スレーブプロセッサへのプロセッサ障客復旧処理を開始し、前記並列実行許容数を超過した時 は、前記プロセッサ障客復旧処理の開始を待ち合わせ、

当該プロセッサ障害復旧処理の開始後は、該プロセッサ障害復旧処理における該マスタプロセッサから当該スレーブプロセッサへの指示信号送信時に、前記応答時間情報によって索引される前記送信タイミング制御表中の当該指示信号間送信タイミングを前記タイミング関数によりタイミング

-6-

遅延を取った後に送信する構成である。 〔実施例〕

次に、本発明について図面を参照して説明する。

第1 図は本発明によるマルチプロセッサシステムの一構成例を示す図であり、マスタプロセッサ1 及びスレーブプロセッサ2、3、4 がプロセッサ1 はメインメモリ6 を備えて、サスタプロセッサ1 は、スレーブプロセッサ2、3、4 のプロマッサ降客復旧処理7、8、9によりスレーブプロセッサ2、3、4 の障害復旧を制御する。

第2図は第1図に示したメインメモリに収容された制御情報及び処理関数の一実施例を示す図である。第2図において、メインメモリ6の中に、プロセッサ障客復旧処理の並列実行中個数を示す並列実行カウンタ11と、マスタプロセッサ1のCPU使用率を定期的に算出するCPU使用率を格納する

-7-

御表13を索引して求めた並列実行許容数16と を比較し、並列実行カウンタ11が並列実行許容 数16以内の時には、プロセッサバス5を通し て、スレーブプロセッサ2へのプロセッサ障害復 旧処理7を開始し、並列実行カウンタ11が並列 実行許容数16を超過した時は、プロセッサ障害 復旧処理7の開始を持ち合わせる。

プロセッサ障害復旧処理フの開始後は、そのアセッサ障害復旧処理フにおけるタを担いていた。のでといるスレーブプロセッサ2への指示は対していまり、対しているのでは、のでは、ははないないでは、ははないないでは、ないないでは、ないないないでは、ないないないないでは、はいいないないでは、上記手順を繰り返し実行する。

次に、第3図により、指示信号間送信タイミング21の値の決め方(考え方)の一実施例を説明する。第3図は、送信タイミング制御表18とそ

CPU使用率情報122と、そのCPU使用率情報122と、そのCPU使用率情報122と、そのCPU使審的引きれる155、16を格的155、プロセッテングの列実行許容数14、15、16を中間で表現では、 3、4なの時間では、 3、4なの時間では、 3、4なの時間では、 3、4なの時間では、 3、4なの時間では、 4なの時間では、 5なの時間では、 5なの時間では、 5なの時間では、 5なの時間では、 5なのの時間では、 5なのの時間では、 5なのの時間では、 5なのの時間では、 5なのの時間では、 5なのの時間では、 5なのの時間では、 5なのの時間では、 5なののでは、 5なのでは、 5なのでは

次に、具体例として、スレーブプロセッサ2に 障害が発生した場合の動作について説明する。マスタプロセッサ1はスレーブプロセッサ2のプロセッサ11と、ピアリ使用率関数31により算出し格納されたピアリ使用率情報12によって並列実行制

-- 8 --

こに格納された指示信号のでは、 2 1 の時では、 5 0 m s 単位に分類したり、 6 であるでは、 7 であるでは、 7 であるでは、 8 では、 8 では、

〔発明の効果〕

以上説明したように本発明は、スレーブプロセッサにプロセッサ障害が発生した場合に、並列実行カウンタがCPU使用情報によって索引される並列実行制御表中の並列実行許容数以内の時には、当該スレーブプロセッサへのプロセッサ障害復旧処理を開始し、並列実行許容数を超過した時には、プロセッサ障害復旧処理の開始を待ち合わ

-10-

図面の簡単な説明

第1 図は本発明によるマルチプロセッサシステムの一構成例を示す図、第2 図は第1 図に示したメインメモリに収容された制御情報及び処理関数の一実施例を示す図、第3 図は送信タイミング制御表とそこに格納された指示信号間送信タイミングの一実施例を示す図である。


1 … マスタプロセッサ、2,3,4 … スレーブ

-11-


プロセッサ、5…プロセッサバス、6…メインメモリ、11…並列奥行カウンタ、12…CPU使用率情報、13…並列実行制御表、14、15、16…並列実行許容数、17…応答時間情報、18…送信タイミング制御表、19、20、21…指示信号間送信タイミング、31…CPU使用率関数、32…時間測定関数、33…タイミング関数。

代理人 弁理士 内 原 晋

-12-



第1図



第2区

0 ~ 50 ms	0 ms
51 ~100 ms	25 ms
101 ~150 ms	50 ms
151 ~200 ms	75 ms
<i>201 ~250 m</i> s ∣	100 ms
251 ~300 ms	(25 ms
301 ~350 ms	150 ms
351~400 ms	175 ms
40 (~450 ms	200 TVS
451 ~ 500 ms	200 ms
501 ~ 550 ms	200 ms
551 ~ 600 ms	300 ms
601~650 ms	300 ms
651~700 ms	300 ms
701 ~ 750 ms	400 ms
751 ~800 ms	400 ms
801~850 ms	400 ms
851~900 ms	500 ms
901~950 ms	500 ms
951 ms 1:1 L	500 ms

第3図